

DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

03967030 **Image available**

MANUFACTURE OF SEMICONDUCTOR ELEMENT

PUB. NO.: **04-332130** [JP 4332130 A]

PUBLISHED: November 19, 1992 (19921119)

INVENTOR(s): MORI KOJI

 KONDO NOBUAKI

 MIYABORI TORU

 KITAKADO HIDETO

 KUSUNOKI MASAMUNE

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP
 (Japan)

APPL. NO.: 03-131785 [JP 91131785]

FILED: May 07, 1991 (19910507)

INTL CLASS: [5] H01L-021/316; H01L-021/31

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide
 Semiconductors, MOS)

JOURNAL: Section: E, Section No. 1347, Vol. 17, No. 178, Pg. 30, April
 07, 1993 (19930407)

ABSTRACT

PURPOSE: To form a boundary state between a semiconductor layer and an insulating film in high quality of substantially the same degree as that obtained by a thermal-oxidation process without necessity of a high temperature process.

CONSTITUTION: After a semiconductor layer 2 is formed on a substrate 1, a laser beam is emitted from a laser in an oxidative atmosphere thereby to form a thin oxide layer 3 as a first oxide layer on the layer 2. Then, a second oxide layer 4 is formed on the layer 3 by irradiating it with a laser beam from a laser or by a CVD method.

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-332130

(43) 公開日 平成4年(1992)11月19日

(51) Int. Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 21/316		M 8518-4M		
21/31		B 8518-4M		

審査請求 未請求 請求項の数 1 (全 4 頁)

(21) 出願番号	特願平3-131785	(71) 出願人	000006747 株式会社リコー 東京都大田区中馬込1丁目3番6号
(22) 出願日	平成3年(1991)5月7日	(72) 発明者	森 孝二 東京都大田区中馬込1丁目3番6号 株式会社リコー内
		(72) 発明者	近藤 信昭 東京都大田区中馬込1丁目3番6号 株式会社リコー内
		(72) 発明者	宮堀 透 東京都大田区中馬込1丁目3番6号 株式会社リコー内
		(74) 代理人	弁理士 植本 雅治



最終頁に続く

(54) 【発明の名称】 半導体素子の製造方法

(57) 【要約】

【目的】 高温プロセスを必要とすることなく、半導体層と絶縁膜との界面状態を熱酸化プロセスによって得られるのとはほぼ同程度の良質のものに作成可能である。

【構成】 基板1上に半導体層2を形成後、酸化性雰囲気中でレーザからのレーザビームを照射することにより半導体層2表面に薄い酸化層3を第1の酸化層として形成する。次いで、レーザからレーザビームを照射することによって、あるいはCVD法によって、第1の酸化層3上に第2の酸化層4を形成する。



【特許請求の範囲】

【請求項1】 半導体層上に第1の絶縁層と第2の絶縁層とを順次に形成するようにしており、前記第1の絶縁層を光プロセスによる酸化工程により形成し、第2の絶縁層をCVD法あるいは光プロセスによるデポジション工程によって前記第1の絶縁層上に形成するようになっていることを特徴とする半導体素子の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、LCDディスプレイや集積回路等に利用される薄膜トランジスタ素子(TFT)やシリコン・オン・インシュレータ素子(SOI)などの半導体素子の製造方法に関する。

【0002】

【従来の技術】 一般に、MOSトランジスタとしての薄膜トランジスタ素子などを作成する場合には、基板上の半導体層上にゲート絶縁膜を形成する工程を有しており、半導体素子に高集積化、高速化等の優れた特性をもたせるためには、半導体層とこの上に形成されるゲート絶縁膜との形成技術が非常に重要なものとなっている。

【0003】 ところで、半導体層上に絶縁膜を形成するには、通常、1000℃程度の温度による熱酸化プロセスが用いられており、この高温プロセスを用いることにより、半導体層と絶縁膜との界面状態を良好なものにすることができるが、その反面、高温プロセスなので、使用可能な基板の種類が限られたり、半導体層中に不要な不純物が拡散するなどの問題があった。

【0004】 このような問題を回避するため、種々の技術が提案されている。例えば、特開昭61-263273号(以下、従来例1と称す)には、半導体層の表面をイオン注入により非晶質化し、酸化膜をCVD法等により形成し、しかる後、600℃の温度で3時間程、熱アニールを施して半導体層と酸化膜との界面状態の改善を図る技術が開示されている。

【0005】 また、特開昭62-119974号(以下、従来例2と称す)には、半導体層上に、デポジションによってゲート絶縁膜を形成し、ゲート絶縁膜形成後、レーザ照射によるアニールを施す技術が開示されている。

【0006】 また、特開昭62-71276号(以下、従来例3と称す)には、半導体層上にECR法によってゲート絶縁膜を形成する技術が開示されている。

【0007】

【発明が解決しようとする課題】 上述したような技術を用いることにより、1000℃程度の高温プロセスを用いずに絶縁膜を形成することができて、熱酸化プロセスによる場合に比べ、ある程度幅広い基板の選定が可能となり、また半導体層への不純物拡散をある程度防止できる。

【0008】 しかしながら、上述した技術を用いる場合には、1000℃程度の高温を必要とする熱酸化プロセスに比べて、半導体層と絶縁膜との界面状態を良好なものに作成することができないという欠点があった。

【0009】 すなわち、従来例1では、酸化膜をCVD法等により形成しているため、半導体層と酸化膜との界面状態を改善するには限度がある。なお、半導体層を非晶質化することにより、酸化膜とのなじみを良くすることを狙いとしているが、温度600℃での3時間程度の熱アニールでは、界面状態を著しく改善することは困難である。

【0010】 一方、従来例2では、レーザ光プロセスによる熱でアニールを行なっているため、従来例1よりも良質な界面状態を得ることが期待される。しかしながら、従来例2では、半導体層上にデポジションによりゲート絶縁膜を形成しているため、デポジション時の雰囲気、前処理等によって本質的には良好な界面を実現できない。

【0011】 また、従来例3では、半導体層上にECR法により単にゲート絶縁膜を設けただけであるため、従来例1、従来例2よりも優れた界面状態を得ることができない。

【0012】 このように従来では、熱酸化プロセスのような高温プロセスを用いなければ、半導体層と絶縁膜との界面状態を良好なものに作成することができなかった。

【0013】 本発明は、高温プロセスを必要とすることなく、半導体層と絶縁膜との界面状態を熱酸化プロセスによって得られるのと同程度の良質のものに作成することの可能な半導体素子の製造方法を提供することを目的としている。

【0014】

【課題を解決するための手段】 本発明は、半導体層上に第1の絶縁層と第2の絶縁層とを順次に形成するようにしており、第1の絶縁層を光プロセスによる酸化工程によって形成し、第1の絶縁層上の第2の絶縁層をCVD法あるいは光プロセスによるデポジション工程によって形成することを特徴としている。

【0015】 図1(a)乃至(c)は本発明による半導体素子の製造工程例を示す図である。この製造工程例では、基板1上に半導体層2を形成後(図1(a)参照)、酸化性雰囲気中でレーザからのレーザビームを照射することにより半導体層2表面に薄い酸化層3を第1の酸化層として形成する(図1(b)参照)。次いで、レーザからレーザビームを照射することによって、あるいはCVD法によって、第1の酸化層3上に第2の酸化層4を形成する(図1(c)参照)。

【0016】 図1(b)、図1(c)の工程において、第1の酸化層3、第2の酸化層4をそれぞれ形成するに先立って、ガス雰囲気を換え、同じ光プロセスを用いて

半導体層2、第1の酸化層3の表面をそれぞれエッチングし、界面清浄を予め行なっておくことが重要である。

【0017】また、図1(b)の工程では、レーザービームによる熱が半導体層2の表面で効率良く吸収されることが重要であり、このためには比較的波長の短いレーザービームを出射するレーザーを用いるのが良い。このようなレーザーを用いることにより、半導体層2の最表面を溶融状態にさせ、この最表面が酸化性ガスと反応することによって、薄い第1の酸化層3が作成できる。例えば、高集積化に伴ない薄い酸化層が望まれているときには、この第1の酸化層3を数100Å程度の薄い膜厚のものに十分仕上げる事が可能である。

【0018】なお、上記製造工程例では、図1(a)の工程において、基板1に半導体層2を形成するとしたが、基板1と半導体層2とが例えば1つのウェハとしてすでに存在している場合には、このウェハ（例えばシリコンウェハ）上に図1(b)、図1(c)の工程を施せば良い。

【0019】

【実施例】以下、本発明を実施例を用いてより詳細に説明する。

【0020】実施例1

実施例1では基板に石英ガラスを用い、この絶縁性基板上に圧力0.1 Torr、温度630℃の条件下で、LPCVD法により多結晶シリコン薄膜を1000Å程度の厚さに形成した。しかる後、圧力10 TorrのCl₂ガス雰囲気中で、KrFエキシマレーザーから波長248nmのレーザービームを10mJ/cm²の出力強度で1~5ショット、多結晶シリコン薄膜に照射し、多結晶シリコン薄膜の表面をエッチングした。次いで、Cl₂ガスを除去し、真空度を1/10⁻⁷ Torr程度にした後、O₂ガスを導入した。雰囲気をO₂ガス：10 SCCM、圧力10 Torrに保った状態で、上記KrFエキシマレーザーから波長248nmのレーザービームを200mJ/cm²の出力強度でエッチング済の多結晶シリコン薄膜に照射し、シリコン薄膜表面に約100Å程度の酸化膜（第1の絶縁層）を形成した。その後、O₂ガスに加えて、Si₂H₆ガスを10 SCCM導入し、上記と同じKrFエキシマレーザーからの波長248nmのレーザービームを照射し、上記第1の絶縁層上に第2の絶縁層としてSiO₂層を1000Å形成した。

【0021】実施例2

第2の実施例では、(100)の方位に切出しのな

れた0.1Ω・cmの比抵抗をもつシリコンウェハ上に1000Å程度の膜厚の熱酸化膜が形成された基体を基板として用い、この基板上に実施例1と同じ条件で、多結晶シリコン薄膜を1000Å程度の厚さに形成した。次いで、O₂ガスを導入し、雰囲気をO₂ガス：10 SCCM、圧力1 Torrに保った状態で、KrFエキシマレーザーから波長248nmのレーザービームを多結晶シリコン薄膜に照射し、シリコン薄膜表面に約200Å程度の酸化膜（第1の絶縁層）を形成した。その後、SiH₄ガス：10 SCCM、O₂ガス：10 SCCM、温度400℃の条件下で、LPCVD法により第2の絶縁層としてSiO₂層を1000Å形成した。

【0022】実施例1、2では、上記のようにして、シリコン薄膜（半導体層）上に第1、第2の酸化層としてSiO₂層、すなわち絶縁膜を形成した。このようにして形成したSiO₂層は、シリコン薄膜との界面での準位も10¹⁰ (1/cm²・eV)程度の低いオーダであり、1000℃程度の高温を必要とする熱酸化プロセスによって形成される熱酸化膜と同程度の界面特性を有していることが判明し、エキシマレーザーを用いた光プロセスが有効な手法であることが確認された。特に、良質な界面特性が得られるにもかかわらず、熱酸化プロセス時の温度よりもかなり低い温度（例えば200℃程度）で絶縁膜を形成できるので、幅広い基板の選定が可能となり、プロセス条件を大幅に緩和させることができる。

【0023】

【発明の効果】以上に説明したように本発明によれば、半導体層上に第1の絶縁層を光プロセスによる酸化工程によって形成し、第1の絶縁層上に第2の絶縁層をCVD法あるいは光プロセスによるデポジション工程によって形成するようにしているので、半導体層と絶縁層との界面状態を熱酸化プロセスと同程度の良質のものに作成することができ、なおかつ、熱酸化プロセス時の温度よりもかなり低い温度で絶縁膜を形成することができる。

【図面の簡単な説明】

【図1】(a)乃至(c)は本発明による半導体素子の製造工程を示す図である。


【符号の説明】

- 1 基板
- 2 半導体層
- 3 第1の酸化層
- 4 第2の酸化層

(4)

特開平4-332130

【図1】



フロントページの続き

(72)発明者 北角 英人
東京都大田区中馬込1丁目3番6号 株式
会社リコー内

(72)発明者 楠 雅純
東京都大田区中馬込1丁目3番6号 株式
会社リコー内